铜互联,还是无法替代? DATE: 2024-04-29 04:22:00
近日 ,铜互联英特尔在2022 IEEE VLSI 技术和电路研讨会上 ,还无展示了许多涉及其Intel 4(10nm)工艺的法替论文。其中一点就是铜互联,新的还无intel 4选用了铜互连连接。早前英特尔原本打算在10nm芯片互连中采用钴(Co)这种新材料,法替但是铜互联众所周知,英特尔在10nm工艺经历了挫败 ,还无业界认为 ,法替与钴的铜互联集成问题可能是英特尔10nm延迟问题的部分原因。过去我们往往只关心晶体管的还无大小,但是法替现在随着芯片微缩逐渐来到极限 ,芯片互连问题已经不能被继续忽略。铜互联
逻辑芯片的还无制造主要包括三大流程:前端制程 、中段制程和后段制程。法替前端制程主要是处理芯片中的有源器件,如现在主流的工艺是FinFET;中段制程通常由微型金属结构组成 ,来连接前段和后段制程;芯片互连属于后段制程 ,即为芯片制造的最后阶段 ,目前的主流技术就是铜互连。其实关于取代铜互连 ,业界有不少新材料探索,如石墨烯 、钴、钌或钼等 。那么 ,英特尔此次退钴还铜,是否证明铜互连还是无法被替代 ?
伟大的铜互连
在半导体行业的早期,电路线是在硅晶片上通过将沟槽蚀刻到二氧化硅层中并用铝金属填充它们来制造的 。但随着线宽的缩小,铝作为导体的缺点变得明显。
到1997年,IBM率先从铝互连转向铜布线互连 。1998年9月1日,IBM 宣布出货世界上第一个铜基微处理器。IBM PowerPC 750 最初是采用铝设计的 ,其工作频率高达300 MHz,采用铜互连之后 ,同一芯片的速度至少能达到400MHz ,提高了33% 。
图源:IBM
这个转换不容易,因为铜原子在介电层具有易扩散特性 ,所以首先需要一个绝缘性比二氧化硅更好的介电材料 ,还要将一层薄的氮化钽(TaN)阻挡层和一层钽衬层涂在沟槽上 ,以防止铜扩散到电介质中。为了将铜应用到晶圆上 ,材料科学家必须开发一种新的电沉积技术 ,因为使用铝的蚀刻工艺对铜不起作用。新方法有两个步骤:沉积一层薄薄的铜种子层以确保完全覆盖沟槽壁 ,然后进行更完整的铜电沉积。在这样的努力之下,铜从电路线宽为180nm开始被采用了多年 。
IBM使用铜互连的里程碑
其中有几家是其他公司率先实现的(*),还有两家被暂停(#)。
(来源:IBM, IEDM 2017)
IBM 在微处理器中使用铜互连的开创性技术现已成为行业标准,使下一代更小、更快的微处理器成为可能。铜线的导电电阻比铝线低约 40%,从而使微处理器速度增加了 5%。随着时间的推移 ,铜线的耐用性和可靠性也显着提高了100 倍 ,并且可以缩小到比铝线更小的尺寸 。铜还提供了使用完全不同的制造工艺添加更多互连层的机会。截止目前,铜仍是微处理器设计和发展的重要组成部分,铜互连还可被用于3D芯片集成。
钴(Co)被引入
在14nm或10nm技术节点之前,钨一直是与金属/多晶硅栅极以及晶体管上的源极和漏极硅化物区域进行电接触的主要材料 。但随着铜和钨层变得更薄,采用氮化钽(TaN)的铜互联开始出现新问题。其中一个就是电迁移,因为通过超细导线运行电流(电子)会使铜离子错位,从而在电路中产生空隙,芯片容易发生故障。再一个就是氮化钽层的电阻越来越大,但由于铜易扩散的特性 ,也不能通过降低氮化钽层的厚度来减少电阻,否则就会失去阻障功能 。
虽然晶体管性能一直在提高,但铜线电阻实际上随着线变小而增加 。这意味着信号变慢,行进距离减少,并且我们消耗的能量超出了预期 。换句话说,尽管拥有更高性能的晶体管,但晶体管能力和导线能力之间的差距越来越大。铜线已成为严重的瓶颈 。所以在经历了20年以后 ,到10nm节点,铜互连已经开始逐渐失去动力 。于是新材料钴(Co)开始被引入 。在2017年的IEDM上,英特尔宣布了首次在大批量制造中使用纯钴互连的10纳米技术。
钴在元素周期表中排在第27位。蓝色钴颜料首先用于青铜时代的艺术 ,但直到 1735 年瑞典化学家乔治·勃兰特才分离出这种金属。钴常常用于电池中。俄罗斯是第二大钴生产国,占全球供应量的4% 。
那么为什么是钴呢?因为在10nm节点 ,使用钨作为晶体管接触金属由于电阻和间隙填充而成为性能瓶颈。同样 ,在 M0 和 M1 层用铜制造的局部互连在填隙、电阻和可靠性方面受到影响——限制了性能并影响了制造芯片的成本。在7nm 及以下代工节点用钴代替钨触点和铜局部互连可以缓解这些性能瓶颈 。
钴将在最小的导电层取代钨和铜
纯钴具有较好的电迁移特性,但线电阻较差 。同样,铜合金具有较好的线电阻 ,但却有较差的电迁移寿命。在最新的Intel 4中 ,英特尔选择的是在最低的四个金属层中使用增强型铜 (eCu)。这种增强的铜线包括一个钽阻挡层,钴包层周围的纯铜核心 。eCU似乎是一个折中双赢的选择 ,与铜合金相比,既提供了更好的电磁寿命(尽管没有钴那么好) ,同时小幅提高了0.85倍的线电阻 。
Inte 7纯钴方案&钽屏障方案
VS Intel 4采用钽屏障&钴包层周围的纯铜核心
两种方案的线电阻和寿命比较
(图源:Wikichip)
对于Intel 4,该公司选择采用增强型铜(eCu)来处理最底层的四个金属层。这种增强的铜导线包括钽屏障与钴包层周围的纯铜核心。总之 ,eCu似乎是一个中间的双赢-提供更好的电磁寿命比铜合金(虽然不像钴合金一样好),同时提供了0.85倍适度的提高线电阻 。
其实早在2014年,应用材料公司的化学家就发现,钴比钽能更好地“润湿”铜 。通过将钴代替钽衬垫,用一个钴帽 ,选择性地沉积在铜电路线上 ,有效地将它们包裹在钴套管中。结果,铜更好地粘附在沟槽的侧面,从而最大限度地减少了以后的电迁移。应用材料公司称钴的引入是“15 年来最重要的互连材料变化”。
近年来,钴触点采用了薄的 TiN 势垒。同样在线路或通孔中 ,有更薄的势垒以及更短的钴平均自由程(10nm 对铜的 39nm)导致线的电阻率更低(电子路径更长,散射会增加净电阻) 。
所以钴也没有取代铜,而是和铜进行联合应用 ,因此使得芯片又能继续延续摩尔定律 。
2nm之后,钌、铋或钼又被探索
芯片的微缩还在继续 ,到2nm之后 ,晶体管的结构要发生新变化 ,或由GAA纳米片、CFET来取代FinFET,与此同时,铜互连的架构也将需要重新配置向晶体管传输功率的方式。要把握好工艺精度的控制,新金属材料的引入将是关键,于是芯片制造商可能会在2nm之后在一定程度上用钌(Ru)或钼(Mo)取代铜。钌具有低电阻率、高熔点、耐酸腐蚀和极低的腐蚀电位等优点,是极具吸引力的新一代互连材料。而钼则相对更便宜些。
imec计划计划采用原子形状的沟道(Atomic Channel) ,其沟道采用厚度为1到多个原子层的2D材料。imce所指的2D材料为半导体单层过渡金属二硫属化物(Dichalcogenide),化学式为MX2。此处的M为Mo(钼) 、W(钨)等过渡金属元素。X为硫 、Se硒 、Te(碲)等硫硒碲化合物(16类元素) ,imec通过采用2D材料和High NA EUV ,开拓了1纳米以下的工艺。
而台湾大学、台积电和麻省理工(MIT)在去年共同发布了1nm以下芯片重大研究成果 ,用二维材料和半金属铋(Bismuth,化学符号Bi)或可突破1nm ,该二维材料指的是二硫化钼(Molybdenum disulfide, MoS2) 。铋材料可以大幅降降低电阻并提高电流,使其效能媲美硅材料 ,有助于半导体行业应对未来1nm世代的挑战。这项研究成果由台大电机系暨光电所教授吴志毅,与台积电和MIT研究团队共同完成。已在国际期刊Nature上发表题为“Ultralow contact resistance between semimetal and monolayer semiconductors”的研究论文。